在電阻測(cè)試中我們常采用恒流測(cè)壓方法、惠斯通電橋（單臂電橋）和雙臂電橋方法。
恒流測(cè)壓方法

圖１中， r是引線電阻與接觸電阻之和；I是程控恒流電流源； V是具有很高輸入阻抗的電壓表，它對(duì)恒流電流源不產(chǎn)生分流作用。施加已知的恒定電流I，流過(guò)被測(cè)電阻R t，然后測(cè)量出電阻兩端的電壓V，當(dāng)R t＞＞ r時(shí)，根據(jù)公式Rt＝V/ I就可算出電阻值。
惠斯通電橋方法

圖2中，V1，V 2是程控恒電壓源；Rstd是標(biāo)準(zhǔn)電阻； Rt是被測(cè)電阻；I是電流表。當(dāng)電橋平衡即流過(guò)電流表I的電流為零時(shí)，有V1 /V2=Rstd/R t，由此可計(jì)算出Rt＝R std×V2/V1 。
雙臂電橋方法

單臂電橋測(cè)量范圍為10～106 Ω，單電橋測(cè)幾歐姆的低電阻時(shí)，引線電阻和接觸電阻已經(jīng)不可忽略。而雙臂電橋適用于10-6～102 Ω電阻的測(cè)量，它是改進(jìn)的單臂電橋，如圖3。將電橋中的中低電阻 Rt和R改成四端接法，并在橋路中增加兩個(gè)高阻電阻R3和R4，則大大降低了引線電阻和接觸電阻的影響。詳細(xì)介紹參見文獻(xiàn)［1］。

本文主要介紹恒流測(cè)壓法。當(dāng)被測(cè)電阻阻值遠(yuǎn)遠(yuǎn)大于測(cè)試引線電阻和測(cè)試探針與測(cè)試點(diǎn)的接觸電阻時(shí)，采用圖1所示的兩線測(cè)試的基本方法是可行的，并且也可以獲得相當(dāng)高的測(cè)試。

電阻隔離測(cè)試技術(shù)

對(duì)于施加的恒定激勵(lì)電流能全部流過(guò)被測(cè)電阻的情況下，使用上述方法測(cè)試是很簡(jiǎn)便的，比如測(cè)試單個(gè)電阻。但我們還常常遇到被測(cè)電阻與一個(gè)電阻網(wǎng)絡(luò)并聯(lián)的情況，這個(gè)電阻網(wǎng)絡(luò)會(huì)對(duì)施加電流有分流作用，導(dǎo)致無(wú)法采用上述方法進(jìn)行測(cè)試，在這種情況下我們必須采用電阻隔離測(cè)試技術(shù)，其測(cè)試電路原理如圖5。

Rt是被測(cè)電阻， R1，R2串聯(lián)后再與 Rt并聯(lián)；A1，A2是高輸入阻抗、高    運(yùn)算放大器；DVA是高輸入阻抗、高    差分電壓的程控放大倍數(shù)儀用放大器，它的輸出與數(shù)模轉(zhuǎn)換ADC相連；DAC是電流輸出型數(shù)模轉(zhuǎn)換器，DAC與A1構(gòu)成程控恒流源；根據(jù)計(jì)算機(jī)控制，DAC輸出不同的恒定電流If。

A2構(gòu)成電壓跟隨電路使Vc =Ｖb，從而I1=0。因此計(jì)算機(jī)通過(guò)16位電流輸出型DAC設(shè)定If 就控制了流過(guò)被測(cè)電阻Rt的電流I t，再通過(guò)由DVA和ADC構(gòu)成的電壓檢測(cè)電路測(cè)試出 Rt兩端的電壓就可算出Rt 的阻值。

 極小值電阻的測(cè)量技術(shù)

對(duì)于極小阻值范圍的電阻測(cè)量可以采用圖7所示電路完成，它可以測(cè)量10～ 80mΩ的電阻。通過(guò)差分運(yùn)算放大電路，把被測(cè)電阻產(chǎn)生的微弱電壓信號(hào)放大100倍，因此實(shí)際電阻值是測(cè)量值要除以100。圖中運(yùn)放UI采用低噪聲、高速、精密運(yùn)放，如OP-37EJ，AD645或MAX400。和高電位施加線（HF）串聯(lián)的電阻R1是用來(lái)匹配電流施加模塊的    輸出負(fù)載，R2到R5采用高    高穩(wěn)定性的電阻來(lái)保證差放電路增益的穩(wěn)定，這決定了測(cè)量的    和重復(fù)性。為了保證    ，對(duì)運(yùn)放的電源電壓要求很高，電路的安裝位置要盡可能靠近被測(cè)電阻，所有探頭要盡可能短，C2，C3要盡可能靠近運(yùn)放。

 結(jié)束語(yǔ)

由于自動(dòng)測(cè)試中要不斷地改變被測(cè)電阻，同時(shí)又要根據(jù)情況靈活地選擇測(cè)試方法和連接方式 ，因此實(shí)際生產(chǎn)中是使用探針卡將被測(cè)電路與系統(tǒng)相連，通過(guò)繼電器或FET開關(guān)組成的開關(guān)矩陳由軟件適當(dāng)切換來(lái)提高測(cè)試速度和生產(chǎn)效率。同時(shí)在不同的測(cè)量中探針采用不同的接法，如直線四探針法和方形四探針法，可克服各種因素的影響，優(yōu)化測(cè)量結(jié)果。如上所述，只要我們結(jié)合被測(cè)電阻的具體情況，靈活合理地應(yīng)用上面介紹的測(cè)試技術(shù)，就可以得到滿意的測(cè)試結(jié)果。制造出高質(zhì)量的厚、薄膜集成電路和片式電阻來(lái)。